从芯片到系统，Cadence开启设计智能化新时代

作者：张轶群 03-31 07:27

来源：爱集微 #Cadence# #SEMICON#

1.5w

近日，楷登电子（Cadence）亚太区资深技术总监张永专先生受邀于上海参加了 SEMICON CHINA 2025，并发表了题为《AI 驱动半导体与系统设计》的演讲。他从 EDA 企业视角出发，深入剖析AI 为行业带来的机遇与挑战，分享 Cadence运用 AI 技术在半导体与系统设计领域的创新应用成果并展示Cadence推动行业前沿创新的思路与实践。

EDA 的 AI 机遇：技术融合催生变革

在 AI 驱动的时代浪潮下，各行业积极探索如何借助 AI 释放创造力、提升生产力。得益于摩尔定律， Cadence紧跟步伐，加快智能化升级，依靠多运算、多引擎的协同运作，借力使力，推动芯片迭代加速，助力半导体行业在后摩尔时代稳健发展。

张永专先生认为，AI 为 EDA 领域带来了全新机遇。AI 作为新兴的优化技术（Optimization AI），与 EDA 原有的核心算法深度融合，为设计品质（QOR）和性能带来新突破。例如在布局布线（P&R）环节，显著改善功耗、性能和面积（PPA）表现；在仿真过程中，大幅提升运行效率。同时，借助 AI 大语言模型，设计抽象（design abstraction）正逐步演变为新一代任务抽象工具，实现自然语言交互，让编码、调试等任务自动化完成。。

由此Cadence 提出 “three layer cake” 概念，其AI 解决方案构建了三层架构：底层利用现有引擎进一步加速AI 部署；中层通过代理式AI，针对数字、模拟及仿真领域，提供多样化 Optimization AI 解决方案；顶层Cadence Copilot，借助大语言模型（LLM）等先进技术，升级基于LLM的AI解决方案。

就大语言模型的能力，张永专先生介绍称，目前可以通过大语言模型接入现有的工具，实现查找和发现设计中的问题。不久的将来，该大语言模型将具备深度推理能力，能够对问题进行分类并分析产生的原因以及所带来的变化。甚至未来随着大语言模型能力的提升，最终将实现从工程师的想法开始，自动生成设计。

“这印证Cadence很久之前就看到的未来趋势，就是系统与软件将定义硬件的走向。未来有可能只进行规格描述，就能够进行IC设计。”张永专先生表示。

AI 赋能成效显著：多领域实现效率飞跃

张永专先生例举，Cadence Cerebrus Intelligent Chip Explorer是Cadence 首款基于机器学习的数字实现工具。在Optimization AI 方面，Cerebrus 平台借助 AI 优化布线工作和调试工具设置，实现更优的 PPA。张永专先生透露：“目前已有超过 750 个 tapeout 下线送交制造，AI 技术在其中的作用已深入人心。”

随着 SoC 复杂性不断攀升，验证环节成为消耗算力和人力的 “大户”，缩短验证周期成为产品按时上市的关键。Cadence Verisium Artificial Intelligence (AI)-Driven Platform 构建机器学习模型并挖掘特定指标，极大提升了验证效率。

在传统 EDA 流程中，PCB 布局布线耗费大量人力和时间，Cadence 推出的 Cadence Allegro X Design Platform实现器件摆放、金属镀覆和关键网络布线的自动化，并集成快速信号完整性和电源完整性分析功能，借助 AI 技术，PCB 布局布线流程耗时从近两天缩短至不到2小时，效率提升达10 倍。

JedAI 核心价值：构建协同创新生态

更进一步，Cadence 推出 Cadence JedAI Platform 大数据分析平台，为客户提供全流程 AI 优化体验。张永专先生介绍，JedAI 平台可以把所有前中后端的讯息集合起来，该平台兼容所有主流大语言模型，通过文字或语音描述需求，即可实现对于Cadence的设计引擎的调用。同时，IC设计企业可以将设计方案放到该平台中，借此来训练自己的大语言模型，且能够保证隐私和安全。

张永专先生指出，在基于大语言模型的 AI 应用中，JedAI 是重要的平台和框架。所有基础设施，包括模型、RAG 以及客户自有技术，都可接入正在开发的智能助手，进而连接基于 Cadence工具的智能体。目前，Cadence的Verification Copilot、Design Copilot和 Analog Copilot 等 AI 应用（智能助手）已展现出独特优势。

AI时代三阶段：从基础AI到科学AI