“计算一切可建模电路”师生共创科研团队，由集成电路学院蔡浩老师担任负责人，江哲老师与刘波老师提供深度指导，学生成员由集成电路学院及吴健雄学院的六名本科生构成。研究旨在攻克EDA工具国产化适配与纳米器件性能优化等关键科学问题。
团队充分依托无锡微纳平台与国家集成电路设计自动化技术创新中心（简称“EDA国创中心”）的平台资源，开展分模块、重实效的课程实训，构建了“设计-器件-人工智能”交叉融合的科研育人体系，并实践了“理论研学、平台实操与企业协同”三维一体的育人模式。
在无锡微纳平台，团队组织全员实地研学，观摩光刻、刻蚀等纳米器件制备全流程，并与工程师深入交流性能测试与材料研发进展，将一线认知直接融入课程“器件性能优化”模块，实现理论与实践的紧密结合。
在EDA国创中心，团队则重点引入Cadence、Synopsys等企业级工具资源，后续将结合中心技术支持，专项开展国产EDA工具适配训练。今年暑期，团队师生受邀于EDA国创中心参加了“智能EDA：计算一切电路”发布会，全程参与了技术演讲与工具演示环节，重点聚焦LLM与智能EDA融合、MTJ器件建模自动化等前沿议题。发布会上，行业专家对技术突破方向的深度解析拓展了同学们的专业视野，显著强化了校企协同育人的技术纽带，为后续教学实训奠定了坚实基础。
在培养机制方面，团队通过定期开展EDA实训、工艺讲座、科研复盘及企业技术沙龙，营造了“师生高频研讨、校企深度联动”的浓厚氛围。在此机制下，本科生得以在教师指导下深度参与核心研究，系统掌握从技术调研到成果转化的全流程能力。
在科研创新方面，团队已成功获批2025年国家级SRTP项目，并申请一项以本科生为第一发明人的专利。团队成员积极参与ISSCC、DATE等集成电路设计领域顶会论文撰写，目前已有多篇稿件在投。同时，团队公开的MTJ器件Verilog-A建模数据集（含典型错误与修正案例），以及制定的LLM EDA数据交互标准，有效降低了行业技术集成门槛。
未来，团队将持续致力于实现大模型辅助集成电路设计流程的技术演示，重点验证如Verilog-A代码自动纠错等功能的实用性，不断推动研究成果的落地与转化，为培养新时代领军人才持续探索路径、积累经验。
