搜索
爱集微APP下载
登录
1.当庭宣判，“芯片一哥”蔡嵩松行贿受贿案尘埃落定
2.华为相关人士回应“塔山会战”备胎计划今日转正：消息不实
3.国内首款2Tb/s三维集成硅光芯粒成功出样，国家信息光电子创新中心等联合研发
4.无锡：迪思高端掩模项目预计下月竣工验收
5.前4个月，我国出口集成电路3552.4亿元同比增长23.5%
6.华天科技：江苏、上海两新基地已进入试生产阶段
7.自然科学基金委发布集成芯片前沿技术科学基础重大研究计划2024年度项目指南
1.当庭宣判，“芯片一哥”蔡嵩松行贿受贿案尘埃落定
据第一财经报道，备受市场关注的蔡嵩松等公募基金经理涉刑案已开庭宣判。5月8日，蔡嵩松、曲泉儒、董博雄的“非国家工作人员受贿罪、对非国家工作人员行贿罪”案件于当日下午2点再次开庭。就案情相关进度情况，记者从法院方面确认，该案件审理结束，并已当庭宣判。
今年4月15日，昔日明星基金经理蔡嵩松被抓的消息，在基金圈引发极大震动。
蔡嵩松曾先后任职于中国科学院计算技术研究所、天津飞腾信息技术有限公司、华泰证券、诺安基金。
蔡嵩松于2017年11月加入诺安基金，2019年2月担任基金经理。2023年9月，诺安基金在披露公告显示，基金经理蔡嵩松因个人原因离任诺安成长、诺安积极回报以及诺安和鑫三只基金，卸任了所有在管产品。
蔡嵩松一度曾是百亿级基金经理，也是赛道型投资的代表人物，其管理的基金一度持续长期投资TMT个股，尤其是半导体股被称为 “活体半导体指数”。
过去几年，重仓半导体始终是蔡嵩松操盘的显著“标签”。
2019年开始，蔡嵩松陆续接管诺安基金旗下多只基金，并对芯片、半导体赛道高权重押注。上任一年后，2020年，赶上半导体产业腾飞，蔡嵩松便跃入百亿基金经理行列，荣获“芯片一哥”“蔡总”的绰号。
此外，上述案件同案被告曲泉儒曾在诺安基金担任基金经理。资料显示，曲泉儒曾任远策投资管理有限公司研究员、长盛基金投资经理，于2016年加入诺安基金，2022年10月离任在管产品。
2.华为相关人士回应“塔山会战”备胎计划今日转正：消息不实
5月9日有消息称，华为海思半导体董事长何庭波、终端BG董事长余承东对内发布《致战友们的一封信》，提出了“塔山会战”中针对PC端芯片做的备胎计划，今日正式转正，要求海思和终端BG尽最大努力，用最快的速度，最高的质量，在今年内将搭载“Kirin X系列(暂命名)”PC平台的产品推向市场。据第一财经报道，对此华为相关人士回应称：该消息为假消息。
5月8日，多家报道称，拜登政府进一步收紧了对华为的出口限制，撤销了美国芯片企业高通和英特尔公司向华为出售半导体的许可证。美国商务部同日证实，已“撤销了对华为的部分出口许可”，但没有透露哪些美企受到影响。
消息人士透露，美政府针对华为的最新举措，将影响华为手机和笔记本电脑芯片供应。消息人士称，美国商务部已经通知了受影响的公司，但没有提供细节。
随后，在华为花粉俱乐部里传出“华为海思半导体董事长何庭波，终端BG董事长余承东对内发布《致战友们的一封信》，提出了“塔山会战”中针对PC端芯片做的备胎计划，今日正式转正。”的消息。对此，华为相关人士回应称：假的。
据悉，华为4月11日发布了首款人工智能笔记本电脑MateBook X Pro 2024款，该PC搭载了英特尔的新酷睿Ultra 7/Ultra 9处理器。
3.国内首款2Tb/s三维集成硅光芯粒成功出样，国家信息光电子创新中心等联合研发
近日，国家信息光电子创新中心（NOEIC）和鹏城实验室的光电融合联合团队完成了2Tb/s硅光互连芯粒（chiplet）的研制和功能验证，在国内首次验证了3D硅基光电芯粒架构，实现了单片最高达8×256Gb/s的单向互连带宽。
国家信息光电子创新中心信息显示，该团队在2021年1.6T硅光互连芯片的基础上，进一步突破了光电协同设计仿真方法，研制出硅光配套的单路超200G driver和TIA芯片, 并攻克了硅基光电三维堆叠封装工艺技术，形成了一整套基于硅光芯片的3D芯粒集成方案。
该工作充分展现了3D集成硅光芯粒的优越互连性能，以及联合团队的领先自主研发水平。成果将广泛应用于下一代算力系统和数据中心所需的CPO、NPO、LPO、LRO等各类光模块产品中，为国内信息光电子技术的率先突围探索出可行路径。
4.无锡：迪思高端掩模项目预计下月竣工验收
据无锡日报报道，5月7日，无锡市举行全市重大项目观摩。
据报道，位于滨湖区的江苏科麦特科技是一家研发与生产新型复合材料的国家专精特新高新技术企业，其投资建设的高性能IC封装新材料项目正在加快厂房装修、预计7月试生产。
（来源：无锡发改）
迪思微是国内最大的自主品牌独立光掩模公司，在无锡高新区启动实施迪思高端掩模项目，目前主要设备正陆续搬入，预计下月完成竣工验收。
广电计量华东总部检测基地正规划投入使用，可为长三角地区航空、集成电路、电子机械等产业提供国际一流的可靠性检测实验服务。
5.前4个月，我国出口集成电路3552.4亿元同比增长23.5%
据海关统计，2024年前4个月，我国货物贸易（下同）进出口总值13.81万亿元人民币，同比（下同）增长5.7%。其中，出口7.81万亿元，增长4.9%；进口6万亿元，增长6.8%；贸易顺差1.81万亿元，收窄0.7%。按美元计价，前4个月，我国进出口总值1.94万亿美元，增长2.2%。其中，出口1.1万亿美元，增长1.5%；进口8439.1亿美元，增长3.2%；贸易顺差2556.6亿美元，收窄3.9%。
2024年前4个月我国进出口主要特点之一：机电产品占出口比重近6成，其中自动数据处理设备及其零部件、集成电路和汽车出口增长。
海关发布消息显示，前4个月，我国出口机电产品4.62万亿元，增长6.9%，占出口总值的59.2%。其中，自动数据处理设备及其零部件4349.2亿元，增长9.7%；集成电路3552.4亿元，增长23.5%；手机2667.6亿元，下降5.5%；汽车2548.5亿元，增长24.9%。
此外，同期进口机电产品2.12万亿元，增长11.6%。其中，集成电路1680.1亿个，增加14.8%，价值8325亿元，增长15.9%；汽车20.8万辆，减少7.6%，价值832.8亿元，下降17.1%。（6.华天科技：江苏、上海两新基地已进入试生产阶段
6.华天科技：江苏、上海两新基地已进入试生产阶段
近日，华天科技在接受机构调研时表示，公司新建的基地华天科技（江苏）有限公司、上海华天集成电路有限公司已进入试生产阶段。
据披露，华天科技的主要生产基地有天水、西安、昆山、南京、韶关以及Unisem。天水基地以引线框架类产品为主，产品主要涉及驱动电路、电源管理、蓝牙、MCU、NORFlash等。
西安基地以基板类和QFN、DFN产品为主，产品主要涉及射频、MEMS、指纹产品、汽车电子、MCU、电源管理等。南京基地以存储器、射频、MEMS等集成电路产品的封装测试为主，涵盖引线框架类、基板类、晶圆级全系列。昆山基地为封装晶圆级产品，主要产品包括TSV、Bumping、WLCSP、Fan-Out等。韶关基地以引线框架类封装产品、显示器件和显示模组产品为主。Unisem封装产品包括引线框架类、基板类以及晶圆级产品，主要以射频类产品为主。
大环境方面，华天科技分析称，集成电路行业从2022年开始进入下行调整周期，并在2023年一季度形成低谷，2023年二季度以来，市场逐步缓慢恢复，从公司经营来看，2023年各季度收入规模逐季向好。2024年一季度收入31.06亿元，同比增长38.72%。
7.自然科学基金委发布集成芯片前沿技术科学基础重大研究计划2024年度项目指南
4月30日，国家自然科学基金委员会发布《关于发布集成芯片前沿技术科学基础重大研究计划2024年度项目指南的通告》。
据介绍，“集成芯片前沿技术科学基础”重大研究计划面向国家高性能集成电路的重大战略需求，聚焦集成芯片的重大基础问题，通过对集成芯片的数学基础、信息科学关键技术和工艺集成物理理论等领域的攻关，促进我国芯片研究水平的提升，为发展芯片性能提升的新路径提供基础理论和技术支撑。
一、科学目标
本重大研究计划面向集成芯片前沿技术，聚焦在芯粒集成度（数量和种类）大幅提升带来的全新问题，拟通过集成电路科学与工程、计算机科学、数学、物理、化学和材料等学科深度交叉与融合，探索集成芯片分解、组合和集成的新原理，并从中发展出一条基于自主集成电路工艺提升芯片性能1-2个数量级的新技术路径，培养一支有国际影响力的研究队伍，提升我国在芯片领域的自主创新能力。
二、核心科学问题
本重大研究计划针对集成芯片在芯粒数量、种类大幅提升后的分解、组合和集成难题，围绕以下三个核心科学问题展开研究：
（一）芯粒的数学描述和组合优化理论。
探寻集成芯片和芯粒的抽象数学描述方法，构建复杂功能的集成芯片到芯粒的映射、仿真及优化理论。
（二）大规模芯粒并行架构和设计自动化。
探索芯粒集成度大幅提升后的集成芯片设计方法学，研究多芯互连体系结构和电路、布局布线方法等，支撑百芯粒/万核级规模集成芯片的设计。
（三）芯粒尺度的多物理场耦合机制与界面理论。
明晰三维结构下集成芯片中电-热-力多物理场的相互耦合机制，构建芯粒尺度的多物理场、多界面耦合的快速、精确的仿真计算方法，支撑3D集成芯片的设计和制造。
三、2024年度资助的研究方向
（一）培育项目。
基于上述科学问题，以总体科学目标为牵引，2024年度拟围绕以下研究方向优先资助探索性强、具有原创性思路、提出新技术路径的申请项目：
1. 芯粒分解组合与可复用设计方法。
研究集成芯片和芯粒的形式化描述，分解-组合理论及建模方法，研究计算/存储/互连/功率/传感/射频等芯粒的可复用设计方法。
2. 多芯粒并行处理与互连架构。
研究面向2.5D/3D集成的高算力、可扩展架构，计算/存储/通信等芯粒间的互连网络及容错机制，多芯异构的编译工具链等。
3. 集成芯片多场仿真与EDA。
研究面向芯粒尺度的电-热-力耦合多物理场计算方法与快速仿真工具，面向集成芯片的综合/布局/布线自动化设计工具，集成芯片的可测性设计等。
4. 集成芯片电路设计技术。
研究面向2.5D/3D集成的高速、高能效串行/并行、射频/无线、硅光接口电路，大功率集成芯片的电源管理电路与系统等。
5. 集成芯片2.5D/3D工艺技术。
研究大尺寸硅基板（Interposer）的制造技术，高密度、高可靠的2.5D/3D集成工艺、材料等，万瓦级芯片的散热方法，光电集成封装工艺等。
（二）重点支持项目。
基于本重大研究计划的核心科学问题，以总体科学目标为牵引，2024年拟优先资助前期研究成果积累较好、交叉性强、对总体科学目标有较大贡献的申请项目：
1．缓存一致性与存储系统。
研究异构多芯粒系统的缓存一致性机制，探索集成芯片的多级缓存架构、可扩展的存储管理机制以及基于片上网络的访存优化策略与服务质量（QoS）优化机制。构建芯粒间的缓存一致性访存行为级模型，支持≥2种异构芯粒（CPU、GPU等）间的缓存一致性，CPU总核数≥256，≥7种缓存行的稳定状态，典型延迟＜200个周期，并开源功能验证模拟器。
2. 芯粒分解和组合优化方法。
针对端-边-云等计算场景，研究芯粒分解和组合优化理论，探索芯粒的函数化表示方式，建立复杂应用到芯粒的映射，研究映射的稳定性和鲁棒性理论，形成完备芯粒库构造方法。相比定制化设计性能损失小于20%，芯粒间功能冗余度不超过20%，形成分解组合工具并开源。
3. 多光罩集成芯片的布局布线方法。
以最小化硅基板制造光罩层数、跨光罩互连数等为目标，研究多光罩集成芯片的自动化布局布线方法，探索TSV/互连线/深槽电容工艺与设计协同优化方法，实现支持≥4倍光罩面积尺寸，百芯粒量级总互连线数≥105的集成芯片布局布线EDA工具并开源。
4. 集成芯片的可测试性设计方法。
研究高可测试性、即插即用和低开销的集成芯片测试总线架构，突破因可观测引脚受限导致的瓶颈，探索集成芯片的层次化测试调度和故障诊断等技术，实现可测试性设计EDA工具并开源，互连故障覆盖率≥99%，测试架构硬件开销≤5%。
5. 高能效的芯粒互连单端并行接口电路。
研究高能效、高密度的2.5D并行互连接口电路技术。探索高能效收发机电路、宽调谐范围的时钟生成电路；面向多种互连标准、不同信道，研究信号编码、均衡电路的可重构技术；研究极低发射电压摆幅下的抗噪声技术。实现单线最高速率≥32Gb/s，最佳能效≤0.5pJ/bit，兼容NRZ/PAM的互连并行接口电路，并开源仿真模型。
6. 面向芯粒尺度的多场仿真算法与求解器。
研究面向芯粒集成工艺的电-热-力耦合模型，探索集成芯片关键结构、材料与界面的多物理场模拟数值方法，实现计算网格自动剖分，开发跨尺度的多场仿真求解器并开源，计算精度和实验结果误差范围小于10%。
7. 大尺寸硅基板制造技术及翘曲模型和应力优化。
研究大尺寸硅基板（Interposer）制造技术，构建晶圆级翘曲模型及应力优化方法，探索高密度、高深宽比的硅通孔（TSV）、深沟槽电容（DTC）等制造工艺的应力效应机制，实现≥4倍光罩面积尺寸的硅基板制备，并实现深沟槽电容、硅通孔等工艺流程后的12英寸晶圆翘曲值不超过200μm。建立晶圆级翘曲分析及预测模型，开发应力优化仿真工具并开源。
8. 三维集成高效散热材料与结构。
探索多热点强耦合状态下的热分布特征与高效热输运机制，异质散热新材料集成与界面热输运调控方法，微通道散热器的结构设计与强化换热方法。面向万瓦级3D集成芯片系统，实现芯粒3D堆叠单模块功率≥2000W，层数≥3层，最高热流密度≥1000W/cm2。完成多尺度热点预测与热分布仿真工具、高效热管理设计工具并开源。
（三）集成项目。
本年度拟遴选具有重大应用价值和良好研究基础的研究方向进行集成资助，具体研究方向如下：
1．异构计算三维集成芯片。
研究三维集成芯片的跨层次协同设计方法，探索异构芯粒的模块化组合与优化方法，验证垂直供电架构与电路、硅基板自动化布局布线、高密度芯粒-晶圆键合等关键技术。研制可重用有源硅基板（Active Interposer），三维堆叠界面峰值通信带宽≥1Tbps。实现异构计算三维集成芯片原型，至少包含CPU、存储、存算等4种以上芯粒，异构芯粒总数≥16，总存储≥512Mb，总算力≥100TOPS，在自主工艺上实现异构计算能效高于同算力10nm以下GPU/NPU芯片水平。完成集成芯片在智能机器人、边缘计算等场景中的应用验证。
四、项目遴选的基本原则
（一）紧密围绕核心科学问题，注重需求及应用背景约束，鼓励原创性、基础性和交叉性的前沿探索。
（二）优先资助能够解决集成芯片领域关键技术难题，并具有应用前景的研究项目，要求项目成果在该重大研究计划框架内开源。
（三）重点支持项目应具有良好的研究基础和前期积累，对总体科学目标有直接贡献与支撑，并鼓励研究机构与企业联合申请。
五、2024年度资助计划
拟资助培育项目15项左右，直接费用的平均资助强度约为80万元/项，资助期限为3年，培育项目申请书中研究期限应填写“2025年1月1日-2027年12月31日”；拟资助重点支持项目8项左右，直接费用的平均资助强度约为300万元/项，资助期限为4年，重点支持项目申请书中研究期限应填写“2025年1月1日-2028年12月31日”；拟资助集成项目1项，直接费用的平均资助强度约为1500万元，资助期限为4年，集成项目申请书中研究期限应填写“2025年1月1日－2028年12月31日”。
